Динамічна оперативна пам'ять(DRAM). СПК
|
Динамі́чна операти́вна па́м'ять або DRAM (Dynamic Random Access Memory) — один із видів комп'ютерна пам'ять із довільним доступом (RAM), найчастіше використовується в якості ОЗП сучасних комп'ютерів.
Основна перевага пам'яті цього типу полягає в тому, що її комірка пам'яті упаковані дуже щільно, тобто в невелику мікросхему можна упакувати багато бітів, а значить, на їх основі можна побудувати пам'ять великої ємкості.
Принцип роботи
В сучасних комп'ютерах фізично DRAM-пам'ять являє собою плату — модуль, на якому розміщуються мікросхеми пам'яті зі спеціалізованим з'єднувачем для підключення до материнської плати. Роль «комірок» відіграють конденсатори та транзистори, які розташовані всередині мікросхем пам'яті. Конденсатори заряджеються у випадку, коли в комірку заноситься одиничний біт, або розряжається у випадку, якщо в комірку заноситься нульовий біт. Транзистори потрібні для утримання заряду всередині конденсатора. За відсутності подачі електроенергії до оперативної пам'яті відбувається розряження конденсаторів і пам'ять спустошується. Ця динамічна зміна заряду конденсатора і є основним принципом роботи пам'яті типу DRAM. Елементом пам'яті такого типу є чутливий підсилювач ( sense amp), який підключений до кожного із стовпців «прямокутника». Він реагує на слабкий потік електронів, які рухаються через відкриті транзистори із обкладинок конденсаторів, і зчитує цілком всю сторінку. Саме сторінки і є мінімальною порцією обміну із динамічною пам'яттю, тому що обмін даними із окремо взятою коміркою нереальний.
Характеристики пам'яті DRAM
Основними характеристиками DRAM є таймінги та робоча частота. Для звернення до комірок контролер задає номер банку, номер сторінки в ньому, номер стрічки та номер стовпчика. На ці всі запити використовується час. Крім того доволі великий період йде на відкриття та закриття самого банку після виконання операції. На кожну дію вимагається час, який називається таймінгом. Основними таймінгами DRAM є: затримка між подачею номеру стрічки і номера стовпчика, називається часом повного доступу ( RAS to CAS delay), затримка між подачею номеру стовпчика і отримання вмісту комірки, називається часом робочого циклу ( CAS delay), затримка між читанням останньої комірки та подачою номеру наступної стрічки ( RAS precharge). Таймінги вимірюються в наносекундах, і чим менша величина цих таймінгів, тим швидше працює оперативна пам'ять. Робоча частота вимірюється в мегагерцах, і збільшення робочої частоти пам'яті призводить до збільшення її швидкодії.
Типи DRAM
Протягом тривалого часу розробниками створювалися різноманітні типи пам'яті. Вони характеризувалися різними параметрами, і в них використовувалися різні технічні рішення. Основною рушійною силою розвитку пам'яті був розвиток комп'ютерів та центральних процесорів. Постійно вимагалося збільшення швидкодії та обсягу оперативної пам'яті.
Асинхронна DRAM
Вона є основною формою, з якої походять всі інші. Асинхронний чіп DRAM має потужні зв'язки, деяку кількість вхідних адресацій (зазвичай 12), і кілька (як правило, 1 або 4) двонаправлених ліній даних. Існують чотири активні параметри контрольних сигналів:
- /RAS, Рядок Адресного Простору . Адресація розпочинається і слідує до кінця простору /RAS, потім вибирається вільний рядок для запису. Рядок залишається відкритим до тих пір, поки /RAS знаходиться на низькому рівні.
- /CAS, Стовпчик Адресного Простору . Адресація розпочинається на кінці простору /CAS і вибирається стовпчик із всіх відкритих, який у цей час придатний для читання і запису.
- /WE, Доступ Запису. Цей сигнал визначається враховуючи кінцевого статусу /CAS, читання (якщо високий) або запису (якщо низький). При низькому рівні дані входять та прямують до прикінцевого краю /CAS.
- /OE, Доступ Зчитування. Додатковий сигнал, який контролює вихід до даних I/O пінів. Дата-піни спрямовуються до DRAM чипів якщо /RAS і /CAS є низькими, і /WE високим, та /OE низьким. У багатьох програмах, /OE може бути постійно низьким (зчитування завжди доступне), але це може бути корисним при підключенні декількох чипів пам'яті паралельно.
Цей інтерфейс забезпечує прямий контроль внутрішніх таймінгів. Коли /RAS низький, то /CAS цикл не повиннен робити спроб заповнення простору до тих пір, поки чутливі підсилювачі виявлятимуть стану пам'яті та /RAS не повинен ставати високим поки комірка зберігання не буде регенерована. /RAS має бути високим наскільки довго, скільки потрібно для повної перезарядки.
