Відмінності між версіями «Типи пам'яті: DDR1 - DDR4»

Версія за 12:33, 16 січня 2012

DDR (від англ. Double Data Rate — подвійна швидкість передачі даних) — один з типів оперативної пам'яті, які використовуються в комп'ютерах. Технологія DDR SDRAM дозволяє передавати дані по обох фронтах кожного тактового імпульсу, що дозволяє подвоїти пропускну здатність пам'яті.

DDR2 SDRAM (от англ. double-data-rate two synchronous dynamic random access memory — подвоєна швидкість передачі даних синхронної пам'яті з довільним доступом) — це тип оперативної пам'яті використовуваної в комп'ютерах.

Як і DDR SDRAM, DDR2 SDRAM використовує передачу даних по обох фронтах тактового сигналу, за рахунок чого при такій же частоті шини пам'яті, як й у звичайної SDRAM, можна фактично подвоїти швидкість передачі даних (наприклад, при роботі DDR2 на частоті 100 МГЦ ефективна частота виходить 200 МГЦ). Основна відмінність DDR2 від DDR — удвічі більша частота роботи зовнішньої шини, по якій дані передаються в буфер мікросхеми пам'яті. При цьому робота самого чипа залишилася такою ж, як і у просто DDR, тобто з такими ж затримками, але при більшій швидкості передачі інформації. При порівнянні роботи мікросхем DDR та DDR2 на одноднаковій тактовій частоті DDR2 матиме удвічі більші затримки й загальна продуктивність буде гіршою.

Сумісність

DDR2 не є зворотно сумісною з DDR, кількість контактів більша (240 проти 184 у DDR), тому ключ на модулях DDR2 розташований в іншому місці в порівнянні з DDR і вставити модуль DDR2 у роз'єм DDR, без пошкодження останнього, неможливо.

Як працює пам’ять DDR2

Якщо слідувати термінології SDR (Single Data Rate), DDR (Double Data Rate), то пам'ять DDR2 було б логічно назвати QDR (Quadra Data Rate), оскільки цей стандарт має в чотири рази більшу швидкість передачі, тобто в стандарті DDR2 при пакетному режимі доступу дані передаються чотири рази за один такт. Для організації даного режиму роботи пам'яті необхідно, щоб буфер вводу-виводу (мультиплексор) працював на в чотири рази більшій частоті в порівнянні із частотою ядра пам'яті. Досягається це в такий спосіб: ядро пам'яті, як і раніше, синхронізується по позитивному фронті тактируючих імпульсів, а із приходом кожного позитивного фронту по чотирьох незалежних лініях у буфер вводу-виводу (мультиплексор) передаються 4n біти інформації (вибірка 4n бітів за такт, 4n-Prefetch). Сам буфер вводу-виводу тактується на подвоєній частоті ядра пам'яті й синхронізується як по позитивному, так і по негативному фронті цієї частоти. Іншими словами, із приходом позитивного й негативного фронтів відбувається передача бітів у мультиплексному режимі на шину даних. Це дозволяє за кожен такт роботи ядра пам'яті передавати чотири слова на шину даних, тобто вчетверо підвищити пропускну здатність пам'яті. У пам'яті DDR2 реалізована схема розбивки масиву пам'яті на чотири логічних банки, а для модулів ємністю 1 і 2 Гбайт — на вісім логічних банків. Оскільки затримка CAS Delay становить два такти, то через два такти після команди читання дані можуть бути зчитані із шини даних. Нагадаємо, що в нас є чотири шини даних (лінії) шириною n біт кожна й передача даних може відбуватися паралельно по кожній із цих ліній. У нашому спрощеному прикладі можна вважати, що слова A1-A4, що відповідають першому банку, одночасно (протягом одного такту) передаються по чотирьох лініях. На наступному такті по чотирьох лініях одночасно передаються слова B1-B4 і т.д. Далі ці дані передаються в мультиплексор синхронно з позитивним фронтом тактового імпульсу. Оскільки мультиплексор працює на подвоєній частоті й виводить дані по шині шириною n біт синхронно з позитивним і негативним фронтами, за один такт роботи ядра пам'яті здійснюється вивід на шину даних 4n біт (4 слова). Зрозуміло, що у випадку реалізації архітектури 4n-Prefetch довжина пакета (Burst Length) даних не може бути менш 4. Тому для пам'яті DDR2 мінімальна довжина пакета становить 4. Одне з головних завдань у технології 4n-Prefetch — забезпечити наявність безперервного потоку даних на кожній із чотирьох ліній шириною n біт. З урахуванням того, що команди тактуються на частоті роботи ядра пам'яті й в один момент часу на шині може бути присутнім тільки одна команда, це завдання не таке просте, як здається. Розглянемо як гіпотетичний приклад ситуацію із трьома банками пам'яті. Активація кожного наступного банку може відбуватися тільки після проміжку часу Row-to-Row Delay (tRRD). Типовим є випадок, коли tRRD становить два такти. Крім того, для кожного окремого банку після його активації команда на читання (вибір стовпця в межах активованого рядка) надходить із затримкою, обумовленої RAS-to-CAS Delay (tRCD). І якщо tRCD = 4T, то команда на читання першого банку співпаде з активацією третього банку. Для того щоб уникнути конфлікту команд, команду активації третього банку доводиться зміщати на цілий цикл, що, природньо, приводить і до зсуву всіх наступних команд для цього банку. У результаті такого зрушення на шині даних утвориться пропуск або пузир (Bubble), що приводить до зниження пропускної здатності пам'яті.

DDR3 SDRAM (від англ. Double Data Rate 3 Synchronous Dynamic Random Access Memory — синхронна динамічна пам'ять із довільним доступом та подвоєною швидкістю передачі даних, третє покоління) — це тип оперативної пам'яті, що використовується в обчислювальній техніці в якості оперативної та відео- пам'яті. Прийшла на зміну пам'яті типу DDR2 SDRAM.

В DDR3 зменшено на 40% споживання енергії порівняно з модулями DDR2 SDRAM, що обумовлено зменшеною (1,5 В, в порівнянні з 1,8 В для DDR2 SDRAM та 2,5 В для DDR-SDRAM) напругою живлення гнізд пам'яті.

Для DDR4 спектр частот буде починатися з 2133 Мгц.