Відмінності між версіями «Багатоядерний процесор. СПК»
(→Архітектура багатоядерних систем) |
(→Архітектура багатоядерних систем) |
||
| Рядок 3: | Рядок 3: | ||
==Архітектура багатоядерних систем== | ==Архітектура багатоядерних систем== | ||
| − | Багатоядерні процесори можна класифікувати за наявністю підтримки когерентності кеш-пам'яті між ядрами. Бувають процесори з такою підтримкою і без неї. Класифікація за організацією доступу до пам’яті: | + | Багатоядерні процесори можна класифікувати за наявністю підтримки когерентності кеш-пам'яті між ядрами. Бувають процесори з такою підтримкою і без неї. |
| + | |||
| + | Класифікація за організацією доступу до пам’яті: | ||
•SMP-системи; | •SMP-системи; | ||
| Рядок 10: | Рядок 12: | ||
•Кластерна архітектура. | •Кластерна архітектура. | ||
| + | |||
| + | ===SMP-системи=== | ||
| + | Характерною рисою багатопроцесорних систем SMP архітектури є те, що всі процесори мають прямій і рівноправний доступ до будь-якої точки загальної пам'яті. | ||
| + | Недоліком такої архітектури є велика кількість конфліктів при звертанні до загальної шини. Гостроту цієї проблеми вдалося частково зняти розподілом пам'яті на блоки, | ||
| + | підключення до яких за допомогою комутаторів дозволило розпаралелити звертання від різних процесорів. | ||
| + | |||
| + | ===NUMA-системи=== | ||
| + | У таких системах доступ до пам'яті стає “неоднорідної”: одна її частина “швидше”, інша - “повільніше”. У системі при цьому утворяться своєрідні “острівці” зі своєю, швидкою “локальною” оперативною пам'яттю, з'єднані відносно повільними лініями зв'язку. Звертання до “своєї” пам'яті відбуваються швидко, до “чужої” – повільніше, | ||
| + | причому чим “далі” чужа пам'ять розташована, тим повільніше доступ до неї. | ||
| + | |||
| + | ===Кластерна архітектура=== | ||
| + | Деяка кількість “майже самостійних” комп'ютерів (вузли кластера або “ноди”) і поєднуються швидкодіючими лініями зв'язку. | ||
Версія за 09:20, 10 листопада 2014
Багатоядерний процесор - центральний процесор, що містить два і більше обчислювальних ядра на одному процесорному кристалі або в одному корпусі.
Архітектура багатоядерних систем
Багатоядерні процесори можна класифікувати за наявністю підтримки когерентності кеш-пам'яті між ядрами. Бувають процесори з такою підтримкою і без неї.
Класифікація за організацією доступу до пам’яті:
•SMP-системи;
•NUMA-системи;
•Кластерна архітектура.
SMP-системи
Характерною рисою багатопроцесорних систем SMP архітектури є те, що всі процесори мають прямій і рівноправний доступ до будь-якої точки загальної пам'яті. Недоліком такої архітектури є велика кількість конфліктів при звертанні до загальної шини. Гостроту цієї проблеми вдалося частково зняти розподілом пам'яті на блоки, підключення до яких за допомогою комутаторів дозволило розпаралелити звертання від різних процесорів.
NUMA-системи
У таких системах доступ до пам'яті стає “неоднорідної”: одна її частина “швидше”, інша - “повільніше”. У системі при цьому утворяться своєрідні “острівці” зі своєю, швидкою “локальною” оперативною пам'яттю, з'єднані відносно повільними лініями зв'язку. Звертання до “своєї” пам'яті відбуваються швидко, до “чужої” – повільніше, причому чим “далі” чужа пам'ять розташована, тим повільніше доступ до неї.
Кластерна архітектура
Деяка кількість “майже самостійних” комп'ютерів (вузли кластера або “ноди”) і поєднуються швидкодіючими лініями зв'язку.
