Відмінності між версіями «Пам'ять DDR2 SDRAM. СПК»
(→Переваги та недоліки) |
|||
| (не показано 2 проміжні версії 2 учасників) | |||
| Рядок 27: | Рядок 27: | ||
=== Переваги та недоліки === | === Переваги та недоліки === | ||
| − | Переваги в порівнянні з DDR: | + | '''Переваги в порівнянні з DDR:''' |
| − | + | * Більш висока смуга пропускання | |
| − | + | * Менше енергоспоживання | |
| − | + | * Поліпшена конструкція, що сприяє охолодженню | |
| − | + | Крім більш високої швидкодії і пропускної здатності, пам'ять стандарту DDR2 володіє і іншими перевагами. До них відноситься знижений в порівнянні з пам'яттю DDR напруга (1,8 замість 2,5 В), завдяки чому модулі пам'яті DDR2 споживають менше енергії і виділяють менше тепла. Мікросхеми DDR2, що володіють великою кількістю контактних виводів і поставляються в корпусі FBGA (Fine-pitch Ball Grid Array) замість TSOP (Thin Small Outline Package), використовуваного для більшості мікросхем DDR і SDRAM. Мікросхеми FBGA з'єднані з підкладкою (як правило, самим модулем пам'яті) за допомогою близько розташованих кульових припоїв, розміщених на поверхні мікросхеми. | |
| − | + | '''Недоліки в порівнянні з DDR:''' | |
| − | - Підсумкові затримки при однакових частотах вищі | + | * Зазвичай більш висока CAS-латентність (від 3 до 6) |
| + | |||
| + | * Підсумкові затримки при однакових частотах вищі | ||
| + | * Неспроможність швидко адаптуватися до нових типів пам'яті, не адаптувавши весь процесор і його гніздо. | ||
| + | |||
| + | ==Як працює DDR2== | ||
| + | |||
| + | Якщо слідувати термінології SDR (Single Data Rate), DDR (Double Data Rate), то пам'ять DDR2 було б логічно назвати QDR (Quadra Data Rate), оскільки цей стандарт має в чотири рази більшу швидкість передачі, тобто в стандарті DDR2 при пакетному режимі доступу дані передаються чотири рази за один такт. Для організації даного режиму роботи пам'яті необхідно, щоб буфер вводу-виводу (мультиплексор) працював на в чотири рази більшій частоті в порівнянні із частотою ядра пам'яті. Досягається це в такий спосіб: ядро пам'яті, як і раніше, синхронізується по позитивному фронті тактируючих імпульсів, а із приходом кожного позитивного фронту по чотирьох незалежних лініях у буфер вводу-виводу (мультиплексор) передаються 4n біти інформації (вибірка 4n бітів за такт, 4n-Prefetch). Сам буфер вводу-виводу тактується на подвоєній частоті ядра пам'яті й синхронізується як по позитивному, так і по негативному фронті цієї частоти. Іншими словами, із приходом позитивного й негативного фронтів відбувається передача бітів у мультиплексному режимі на шину даних. Це дозволяє за кожен такт роботи ядра пам'яті передавати чотири слова на шину даних, тобто вчетверо підвищити пропускну здатність пам'яті. У пам'яті DDR2 реалізована схема розбивки масиву пам'яті на чотири логічних банки, а для модулів ємністю 1 і 2 Гбайт — на вісім логічних банків. Оскільки затримка CAS Delay становить два такти, то через два такти після команди читання дані можуть бути зчитані із шини даних. Нагадаємо, що в нас є чотири шини даних (лінії) шириною n біт кожна й передача даних може відбуватися паралельно по кожній із цих ліній. У нашому спрощеному прикладі можна вважати, що слова A1-A4, що відповідають першому банку, одночасно (протягом одного такту) передаються по чотирьох лініях. На наступному такті по чотирьох лініях одночасно передаються слова B1-B4 і т. д. Далі ці дані передаються в мультиплексор синхронно з позитивним фронтом тактового імпульсу. Оскільки мультиплексор працює на подвоєній частоті й виводить дані по шині шириною n біт синхронно з позитивним і негативним фронтами, за один такт роботи ядра пам'яті здійснюється вивід на шину даних 4n біт (4 слова). Зрозуміло, що у випадку реалізації архітектури 4n-Prefetch довжина пакета (Burst Length) даних не може бути менш 4. Тому для пам'яті DDR2 мінімальна довжина пакета становить 4. Одне з головних завдань у технології 4n-Prefetch — забезпечити наявність безперервного потоку даних на кожній із чотирьох ліній шириною n біт. З урахуванням того, що команди тактуються на частоті роботи ядра пам'яті й в один момент часу на шині може бути присутнім тільки одна команда, це завдання не таке просте, як здається. Розглянемо як гіпотетичний приклад ситуацію із трьома банками пам'яті. Активація кожного наступного банку може відбуватися тільки після проміжку часу Row-to-Row Delay (tRRD). Типовим є випадок, коли tRRD становить два такти. Крім того, для кожного окремого банку після його активації команда на читання (вибір стовпця в межах активованого рядка) надходить із затримкою, обумовленої RAS-to-CAS Delay (tRCD). І якщо tRCD = 4T, то команда на читання першого банку збіжиться активацією третього банку. Для того щоб уникнути конфлікту команд, команду активації третього банку доводиться зміщати на цілий цикл, що, природньо, приводить і до зсуву всіх наступних команд для цього банку. У результаті такого зрушення на шині даних утвориться пропуск або пузир (Bubble), що приводить до зниження пропускної здатності пам'яті. | ||
==Особливості пам'яті класу DDR2== | ==Особливості пам'яті класу DDR2== | ||
Поточна версія на 02:59, 12 листопада 2014
|
DDR2 SDRAM — це тип оперативної пам'яті використовуваної в комп'ютерах.
Як і DDR SDRAM, DDR2 SDRAM використовує передачу даних по обох фронтах тактового сигналу, за рахунок чого при такій же частоті шини пам'яті, як й у звичайної SDRAM, можна фактично подвоїти швидкість передачі даних (наприклад, при роботі DDR2 на частоті 100 МГЦ ефективна частота виходить 200 МГЦ). Основна відмінність DDR2 від DDR — удвічі більша частота роботи зовнішньої шини, по якій дані передаються в буфер мікросхеми пам'яті. При цьому робота самого чипа залишилася такою ж, як і у просто DDR, тобто з такими ж затримками, але при більшій швидкості передачі інформації. При порівнянні роботи мікросхем DDR та DDR2 на одноднаковій тактовій частоті DDR2 матиме удвічі більші затримки й загальна продуктивність буде гіршою.
DDR2 SDRAM використовує передачу даних по обох зрізах тактового сигналу, за рахунок чого при такій же частоті шини пам'яті, як і у звичайній SDRAM, можна фактично подвоїти швидкість передачі даних.
Зміст
Відмінності від DDR
Основна відмінність DDR2 від DDR - удвічі більша частота роботи шини, по якій дані передаються в буфер мікросхеми пам'яті. Передача на шину здійснюється з чотирьох місць одночасно.
Модуль пам'яті DDR2 має 240 контактів по 120 з кожного боку.
Мікросхеми виробляються в корпусі типу BGA (FBGA). Напруга живлення: 1,8 В Споживана потужність: 247 мВт Інтерфейс вводу-виводу: SSTL_18 Burst Length: 4/8 Prefetch Size: 4- bit Нові функції: ODT, OCD Calibration, Posted CAS, AL (Additive Latency)
Сумісність
DDR2 не є зворотно сумісною з DDR, кількість контактів більша (240 проти 184 у DDR), тому ключ на модулях DDR2 розташований в іншому місці в порівнянні з DDR і вставити модуль DDR2 у роз'єм DDR, без пошкодження останнього, неможливо.
Існують перехідники для встановлення модулів DDR2 в слоти DDR, але їх можна розглядати скоріше як технологічний курйоз. Для функціонування такого перехідника необхідний контролер пам'яті, що знає як з пам'яттю типу DDR і DDR2 - наприклад, Intel 915 Express.
Переваги та недоліки
Переваги в порівнянні з DDR:
- Більш висока смуга пропускання
- Менше енергоспоживання
- Поліпшена конструкція, що сприяє охолодженню
Крім більш високої швидкодії і пропускної здатності, пам'ять стандарту DDR2 володіє і іншими перевагами. До них відноситься знижений в порівнянні з пам'яттю DDR напруга (1,8 замість 2,5 В), завдяки чому модулі пам'яті DDR2 споживають менше енергії і виділяють менше тепла. Мікросхеми DDR2, що володіють великою кількістю контактних виводів і поставляються в корпусі FBGA (Fine-pitch Ball Grid Array) замість TSOP (Thin Small Outline Package), використовуваного для більшості мікросхем DDR і SDRAM. Мікросхеми FBGA з'єднані з підкладкою (як правило, самим модулем пам'яті) за допомогою близько розташованих кульових припоїв, розміщених на поверхні мікросхеми.
Недоліки в порівнянні з DDR:
- Зазвичай більш висока CAS-латентність (від 3 до 6)
- Підсумкові затримки при однакових частотах вищі
- Неспроможність швидко адаптуватися до нових типів пам'яті, не адаптувавши весь процесор і його гніздо.
Як працює DDR2
Якщо слідувати термінології SDR (Single Data Rate), DDR (Double Data Rate), то пам'ять DDR2 було б логічно назвати QDR (Quadra Data Rate), оскільки цей стандарт має в чотири рази більшу швидкість передачі, тобто в стандарті DDR2 при пакетному режимі доступу дані передаються чотири рази за один такт. Для організації даного режиму роботи пам'яті необхідно, щоб буфер вводу-виводу (мультиплексор) працював на в чотири рази більшій частоті в порівнянні із частотою ядра пам'яті. Досягається це в такий спосіб: ядро пам'яті, як і раніше, синхронізується по позитивному фронті тактируючих імпульсів, а із приходом кожного позитивного фронту по чотирьох незалежних лініях у буфер вводу-виводу (мультиплексор) передаються 4n біти інформації (вибірка 4n бітів за такт, 4n-Prefetch). Сам буфер вводу-виводу тактується на подвоєній частоті ядра пам'яті й синхронізується як по позитивному, так і по негативному фронті цієї частоти. Іншими словами, із приходом позитивного й негативного фронтів відбувається передача бітів у мультиплексному режимі на шину даних. Це дозволяє за кожен такт роботи ядра пам'яті передавати чотири слова на шину даних, тобто вчетверо підвищити пропускну здатність пам'яті. У пам'яті DDR2 реалізована схема розбивки масиву пам'яті на чотири логічних банки, а для модулів ємністю 1 і 2 Гбайт — на вісім логічних банків. Оскільки затримка CAS Delay становить два такти, то через два такти після команди читання дані можуть бути зчитані із шини даних. Нагадаємо, що в нас є чотири шини даних (лінії) шириною n біт кожна й передача даних може відбуватися паралельно по кожній із цих ліній. У нашому спрощеному прикладі можна вважати, що слова A1-A4, що відповідають першому банку, одночасно (протягом одного такту) передаються по чотирьох лініях. На наступному такті по чотирьох лініях одночасно передаються слова B1-B4 і т. д. Далі ці дані передаються в мультиплексор синхронно з позитивним фронтом тактового імпульсу. Оскільки мультиплексор працює на подвоєній частоті й виводить дані по шині шириною n біт синхронно з позитивним і негативним фронтами, за один такт роботи ядра пам'яті здійснюється вивід на шину даних 4n біт (4 слова). Зрозуміло, що у випадку реалізації архітектури 4n-Prefetch довжина пакета (Burst Length) даних не може бути менш 4. Тому для пам'яті DDR2 мінімальна довжина пакета становить 4. Одне з головних завдань у технології 4n-Prefetch — забезпечити наявність безперервного потоку даних на кожній із чотирьох ліній шириною n біт. З урахуванням того, що команди тактуються на частоті роботи ядра пам'яті й в один момент часу на шині може бути присутнім тільки одна команда, це завдання не таке просте, як здається. Розглянемо як гіпотетичний приклад ситуацію із трьома банками пам'яті. Активація кожного наступного банку може відбуватися тільки після проміжку часу Row-to-Row Delay (tRRD). Типовим є випадок, коли tRRD становить два такти. Крім того, для кожного окремого банку після його активації команда на читання (вибір стовпця в межах активованого рядка) надходить із затримкою, обумовленої RAS-to-CAS Delay (tRCD). І якщо tRCD = 4T, то команда на читання першого банку збіжиться активацією третього банку. Для того щоб уникнути конфлікту команд, команду активації третього банку доводиться зміщати на цілий цикл, що, природньо, приводить і до зсуву всіх наступних команд для цього банку. У результаті такого зрушення на шині даних утвориться пропуск або пузир (Bubble), що приводить до зниження пропускної здатності пам'яті.
Особливості пам'яті класу DDR2
Модифікація пам’яті DDR2
Модифікація пам’яті DDR2 (Double data rate revision 2) відноситься до класу синхронної динамічної пам’яті з випадковим доступом або скорочено SDRAM. Пам’ять класу DDR2 прийшла на заміну DDR, специфікація якої була затверджена міжнародною асоціацією Joint Electronic Devices Engineering Council (JEDEC). Сьогодні пам’ять класу DDR2 є промисловим стандартом пам’яті, масово встановленої в таких обчислювальних системах, як настільні комп’ютери і сервери. Він вже не є найновішим рішенням, оскільки на зміну прийшов інший стандарт пам’яті – DDR3.
Поняття Double Data Rate
У DDR2 використовується така сама технологія подвійної швидкості передачі даних “double data rate”, що і в DDR пам’яті першого класу. Але, на відміну від попередника цей клас пам’яті може виконувати завдання на висхідному і низхідному схилі одного тактового імпульсу, що формує робочу частоту пам’яті. Таким чином, швидкість обробки даних в пам’яті зросла удвічі. Аналогом такого рішення може служити музична нота. Вона також має у своїй структурі висхідний і низхідний схил імпульсу звуку.
Облаштування DDR2
Модулі пам’яті DDR і DDR2 є набором чіпів пам’яті, кожен з яких складається з декількох мільйонів транзисторів, що є елементарним елементом пам’яті. У кожну з них можуть записуватися дані, а потім звідти прочитуватися або стиратися, тобто осередок здатний виконувати зберігання двійкових даних. Ця технологія зберігання даних в пам’яті DDR2 є базовою для обробки файлів комп’ютерних програм, оскільки набагато швидша, ніж жорсткий диск і істотно збільшує продуктивність комп’ютера.
Потенціал
Незважаючи на широке поширення пам’яті класу DDR2, вже сьогодні щільно використовуються сучасніші рішення. Йдеться про пам’ять класу DDR3, яка призначена для роботи з новими системами на базі процесорів IntelCore i3/i5/i7. Цей клас пам’яті має одну головну особливість – вона може бути використана в трьохканальному режимі, на відміну від DDR2, яка працює тільки в двоканальному режимі. Крім того DDR пам’ять третього покоління працює на ще більших частотах. Чим більша кількість материнських плат буде сьогодні випущена для пам’яті DDR3, тим більше знеціняться модулі DDR2 (як колись це сталося з пам’яттю DDR).
