Перегляд вихідного коду сторінки D-RAM пам'ять.СПК

==Пам'ять типу DRAM==
Динамічна оперативна пам'ять (Dynamic RAM - DRAM) використовується в більшості систем оперативної пам'яті персональних комп'ютерів. Основна перевага цього типу пам'яті полягає в тому, що її осередки інтегровані щільно, тобто в невелику мікросхему можна помістити безліч бітів, а значить, на їх основі можна побудувати пам'ять більшої ємності. 

Комірки пам'яті в мікросхемі DRAM - це крихітні конденсатори, які утримують заряди. Проблеми, пов'язані з пам'яттю цього типу, викликані тим, що вона динамічна, тобто повинна постійно регенеруватися, тому що в противному випадку електричні заряди в конденсаторах пам'яті будуть "стікати", і дані будуть втрачені. Регенерація відбувається, коли контролер пам'яті системи бере крихітна перерва і звертається до всіх рядків даних в мікросхемах пам'яті. Більшість систем має контролер пам'яті (зазвичай вбудовуваний в набір мікросхем системної плати), який налаштований на відповідну промисловим стандартам частоту регенерації, рівну 15 мкс. 

Регенерація пам'яті, на жаль, "віднімає час" у процесора: кожен цикл регенерації по тривалості займає декілька циклів центрального процесора. Деякі системи дозволяють змінити параметри регенерації за допомогою програми установки параметрів CMOS, але збільшення часу між циклами регенерації може привести до того, що в деяких елементах пам'яті заряд "стече", а це викличе збій пам'яті. 

У пристроях DRAM для зберігання одного біта використовується тільки один транзистор і пара конденсаторів, тому вони більш місткі, ніж мікросхеми інших типів пам'яті. Транзистор для кожного однозарядного регістра DRAM використовує для читання стану суміжного конденсатора. Якщо конденсатор заряджений, в осередку записана-1; якщо заряду немає - записаний 0. Розробники DRAM знайшли можливість здійснення передачі даних за допомогою асинхронного інтерфейсу. 

З асинхронним інтерфейсом процесор повинен чекати, поки DRAM закінчить виконання своїх внутрішніх операцій, які зазвичай займають близько 60 нс. З синхронним управлінням DRAM відбувається замикання інформації від процесора під управлінням внутрішнього годинника. Тригери запам'ятовують адреси, сигнали управління та даних, що дозволяє процесору виконувати інші завдання. Після певної кількості циклів дані стають доступні, і процесор може зчитувати їх з вихідних ліній. 
Інша перевага синхронного інтерфейсу полягає в тому, що системний час задають тільки часові межі, необхідні DRAM. Це виключає необхідність наявності безлічі стробирующих імпульсів. У результаті спрощується введення, тому що контрольні сигнали адреси даних можуть бути збережені без участі процесора і тимчасових затримок. Подібні переваги також реалізовані і в операціях виводу. 

До першого покоління високошвидкісних DRAM головним чином відносять EDO DRAM, SDRAM і RDRAM, а до наступного - DDR SDRAM, Direct RDRAM, SLDRAM і т. д.